

日本国特許庁
JAPAN PATENT OFFICE

26.08.2004


別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日
Date of Application: 2003年 8月29日

出願番号
Application Number: 特願2003-305735
[ST. 10/C]: [JP 2003-305735]

出願人
Applicant(s): 箕輪興亜株式会社




Best Available Copy

PRIORITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

2004年10月14日

特許庁長官
Commissioner,
Japan Patent Office

小川 洋



【書類名】 特許願
【整理番号】 P2003-04
【あて先】 特許庁長官殿
【国際特許分類】 H01C 1/14
【発明者】
 【住所又は居所】 長野県上伊那郡箕輪町大字中箕輪 1 4 0 1 6 番地 3 0 ケイテック
 デバイシーズ株式会社内
 【氏名】 鈴木 隆介
【特許出願人】
 【識別番号】 500157837
 【氏名又は名称】 ケイテックデバイシーズ株式会社
 【代表者】 山本 耕三
【手数料の表示】
 【予納台帳番号】 105707
 【納付金額】 21,000円
【提出物件の目録】
 【物件名】 特許請求の範囲 1
 【物件名】 明細書 1
 【物件名】 図面 1
 【物件名】 要約書 1

【書類名】 特許請求の範囲**【請求項 1】**

セラミック基板面に回路素子が形成され、導電性ボールを電子部品端子とする電子部品の製造法において、

表面に縦横に設けられた分割用溝を有する大型のセラミック基板面に回路素子を形成する第 1 の工程と、

当該回路素子の端子部に導電性ボールを固着させる第 2 の工程と、

前記分割用溝を開くように上記基板に応力付与することで上記基板を分割する第 3 の工程を有し、第 1～第 3 の工程をこの順に実施し、

第 3 の工程における応力付与に係る応力の全部が、多数の導電性ボールに対し実質的に均等に付与されること、又は当該応力の全部が上記基板及び／又は上記回路素子に応力付与されること、又は当該応力の一部が、多数の導電性ボールに対し実質的に均等に付与され、且つ当該応力の残部が、上記基板及び／又は上記回路素子に応力付与されることを特徴とする電子部品の製造法。

【請求項 2】

セラミック基板面に回路素子が形成され、導電性ボールを電子部品端子とする電子部品の製造法において、

大型のセラミック基板面に回路素子を形成する第 1 1 の工程と、

当該回路素子の端子部に導電性ボールを固着させる第 1 2 の工程と、

上記基板の回路素子存在面に当該基板の分割用溝を形成する第 1 3 の工程と、

前記分割用溝を開くように基板に応力付与することで上記基板を分割する第 1 4 の工程を有し、第 1 1～第 1 4 の工程をこの順に実施し、

第 1 4 の工程における応力付与に係る応力の全部が、多数の導電性ボールに対し実質的に均等に付与されること、又は当該応力の全部が上記基板及び／又は上記回路素子に応力付与されること、又は当該応力の一部が、多数の導電性ボールに対し実質的に均等に付与され、且つ当該応力の残部が、上記基板及び／又は上記回路素子に応力付与されることを特徴とする電子部品の製造法。

【請求項 3】

凹部を有する緩衝部材を基板の導電性ボール固着面に、当該凹部が導電性ボールを収容するよう配置し、当該凹部の存在により相対的に凸部となった緩衝部材部分が基板面及び／又は回路素子と接触した状態で上記第 3 の工程又は上記第 1 4 の工程を実施することを特徴とする請求項 1 又は 2 記載の電子部品の製造法。

【請求項 4】

分割用溝が、基板の導電性ボール固着面に存在することを特徴とする請求項 1～3 のいずれかに記載の電子部品の製造法。

【請求項 5】

分割用溝が、基板の回路素子形成面に存在することを特徴とする請求項 1～4 のいずれかに記載の電子部品の製造法。

【書類名】明細書

【発明の名称】電子部品の製造方法

【技術分野】

【0001】

本発明は、セラミック基板面に回路素子が形成され、導電性ボールを電子部品端子とする電子部品の製造法に関するものである。

【背景技術】

【0002】

セラミック基板面に回路素子が形成され、導電性ボールを電子部品端子とする電子部品については、米国特許第 6, 326, 677 号公報にその開示がある。

【0003】

電子部品を量産するに至らせることは、同様に量産される電子機器へ供給することを考慮すると、十分な供給量を確保するためには必要なことである。従って、セラミック基板面に回路素子が形成される電子部品（例えばチップ抵抗器等）の場合は、通常予め分割用溝が設けられた大型のセラミック基板面に、厚膜技術や薄膜技術により回路素子の各要素を多数個の電子部品に要する分形成し、その後当該分割用溝に沿ってセラミック基板を個々の電子部品単位に分割して、量産を実現している。

【特許文献 1】米国特許第 6, 326, 677 号公報

【発明の開示】

【発明が解決しようとする課題】

【0004】

しかしながら、セラミック基板面に回路素子が形成され、導電性ボールを電子部品端子とする電子部品については、上記量産の実現が困難である。その理由は、製造工程がセラミック基板と導電性ボールとの固着を伴うためである。

【0005】

仮に分割工程前にセラミック基板と導電性ボールとの固着をし、その状態で分割工程を実施しようとする、分割工程の際にセラミック基板と導電性ボールとの固着部分に過大な応力が集中するおそれがある。その結果セラミック基板と導電性ボールとの剥離が生じ、電子部品として機能しなくなるおそれがある。かかる応力付与の代表的なものは、現在の技術では 2 種類ある。一つは分割用溝を開く方向にセラミック基板を撓ませる応力付与である。他の一つは、セラミック基板のダイシングによる切断分割工程で発生する振動による応力付与である。

【0006】

また仮に分割工程後にセラミック基板と導電性ボールとの固着を実施しようとする、一旦一体化していたものを、もう一度縦横を揃える等して並べる作業等を必要とする。その結果製造工程の煩雑さが増し、電子部品の量産には不向きである。

【0007】

そこで本発明が解決しようとする課題は、セラミック基板と導電性ボールとの固着をした後に、かかるセラミック基板を適切に分割することである。

【課題を解決するための手段】

【0008】

上記課題を解決するため、本発明の、セラミック基板 1 面に回路素子 3 が形成され、導電性ボール 2 を電子部品端子とする電子部品の第 1 の製造法は、表面に縦横に設けられた分割用溝 4 を有する大型のセラミック基板 1 面に回路素子 3 を形成する第 1 の工程と、当該回路素子 3 の端子部に導電性ボール 2 を固着させる第 2 の工程と、前記分割用溝 4 を開くように基板 1 に応力付与することで上記基板 1 を分割する第 3 の工程を有し、第 1 ～第 3 の工程をこの順に実施し、第 3 の工程における応力付与に係る応力の全部が、多数の導電性ボール 2 に対し実質的に均等に付与されること、又は当該応力の全部が上記基板 1 及び／又は上記回路素子 3 に応力付与されること、又は当該応力の一部が、多数の導電性ボール 2 に対し実質的に均等に付与され、且つ当該応力の残部が、上記基板 1 及び／又は上

記回路素子 3 に応力付与されることを特徴とする。

【0009】

第 1 の工程における回路素子 3 形成法は、スクリーン印刷によることが、量産性の観点から特に好適である。またその回路素子 3 は、抵抗素子、コンデンサ素子、インダクタ素子、これらの 1 種を多数一つの電子部品の中に有する多連素子やネットワーク素子、またこれらの 2 種以上を組み合わせて一つの電子部品の中に有する、C R 部品等に代表される複合素子等である。

【0010】

第 2 の工程における、回路素子 3 の端子部に導電性ボール 2 を固着させるには、固着すべき位置にクリーム半田をスクリーン印刷する等した上で、市販のボール・グリッド・アレイ (BGA) 型電子部品用ボール搭載装置等を用いることができる。

【0011】

第 3 の工程における、多数の導電性ボール 2 に対し実質的に均等に応力を付与するには、例えば図 1 及び図 2 に示すように、発泡スチロール、スポンジ、布、ゴム、樹脂等の緩衝部材 5 を多数の導電性ボール 2 上に載せ、当該緩衝部材 5 を介して多数の導電性ボール 2 へ応力を付与する。当該緩衝部材 5 の存在により、付与された応力の一部又は全部が 1 つ又は少数の導電性ボール 2 へ集中することが無く、多数の導電性ボール 2 へ分散される結果、セラミック基板 1 と特定の導電性ボール 2 との剥離を生じさせない第 1 の効果がある。又は当該応力の一部又は全部が上記基板 1 及び／又は上記回路素子 3 に応力付与される結果、導電性ボール 2 には応力が付与されず、セラミック基板 1 と特定の導電性ボール 2 との剥離を生じさせない第 2 の効果がある。これら第 1 及び第 2 の効果は、その一方が単独で奏される場合、両者が共に奏される場合がある。

【0012】

上記「多数の導電性ボール」の「多数」は、それら全てに実質的に均等に応力付与しても、当該導電性ボール 2 と基板 1 との固着状態に実質的な影響を与えない程度の数である。従って、応力付与条件、固着状態、導電性ボール 2 の径の大きさ等により、その数が異なる。

【0013】

上記緩衝部材 5 の可とう性は、セラミック基板 1 の剛性よりも低いものであって、該基板 1 の分割に至るまでの撓みに追従でき、且つ該緩衝部材 5 が破壊しない程度であればよい。従って社会通念上「剛体」と認識されるものであっても「緩衝部材」となり得る場合がある。

【0014】

また上記緩衝部材 5 は、図 2 に示すように基板 1 の端面に接触する部分を有することが好ましい。基板 1 と緩衝部材 5 とのはめ合わせ作業上、両者の位置ずれを防止する役割を有し、有利であるためである。また、当該端面と緩衝部材 5 との接触部が、導電性ボール 2 への横方向 (基板 1 面と平行の方向) への付与される応力を吸収し、より緩衝部材 5 の応力分散効果が発揮できるためである。同様の効果を得るためには、基板 1 が器のように基板端面から基板 1 面と略垂直方向に伸びる部分を有し、緩衝部材 5 を当該部分に接触するようはめ込みながら基板 1 面に装着することもできる。即ち基板 1 と緩衝部材 5 とのはめ合わせの、はめる側とはめられる側とを逆転させることができる。

【0015】

また上記緩衝部材 5 は、図 2 に示すように凹部 6 よりも当該凹部 6 の存在により相対的に凸部となった部分の面積が大きいことが好ましい。当該凸部が実質的に応力分散に寄与する度合いが大きいと考えられるためである。

【0016】

第 3 の工程における、導電性ボール 2 に応力付与がされないようにするには、例えばセラミック基板 1 のみに応力を付与する。また例えば回路素子 3 のみ、又は回路素子 3 及びセラミック基板 1 に応力を付与する。このことによってセラミック基板 1 と特定の導電性ボール 2 との剥離を生じさせない効果がある。具体的には、図 2 に示すような導電性ボ

ール2を避けるよう格子状に形成され、当該格子部がセラミック基板1にのみ当接する応力付与のための治具の使用等である。

【0017】

上記第1の製造法によれば、セラミック基板1と導電性ボール2との固着をした後に、かかるセラミック基板1を適切に分割することができる。ここで前記「適切」は、セラミック基板1と導電性ボール2との剥離を生じさせないことを意味する。

【0018】

上記課題を解決するため、本発明の、セラミック基板1面に回路素子3が形成され、導電性ボール2を電子部品端子とする電子部品の第2の製造法は、大型のセラミック基板1面に回路素子3を形成する第11の工程と、当該回路素子3の端子部に導電性ボール2を固着させる第12の工程と、上記基板1の回路素子3存在面に当該基板1の分割用溝4を形成する第13の工程と、前記分割用溝4を開くように基板1に応力付与することで上記基板1を分割する第14の工程を有し、第11～第14の工程をこの順に実施し、第14の工程における応力付与に係る応力の全部が、多数の導電性ボール2に対し実質的に均等に付与されること、又は当該応力の全部が上記基板1及び／又は上記回路素子3に応力付与されること、又は当該応力の一部が、多数の導電性ボール2に対し実質的に均等に付与され、且つ当該応力の残部が、上記基板1及び／又は上記回路素子3に応力付与されることを特徴とする。

【0019】

上記第11の工程は、上記第1の製造法における第1の工程に略相当する。上記第12の工程は、上記第1の製造法における第2の工程に相当する。上記第14の工程は、上記第1の製造法における第3の工程に相当する。

【0020】

上記第11の工程と上記第1の工程との差異は、セラミック基板1面に予め分割用溝4が形成されているか否かである。第11の工程ではセラミック基板1面に予め分割用溝4が形成されていないが、後の第13の工程において分割用溝4が形成される。かかる形成法は、例えばダイシング加工による。上述したセラミック基板1のダイシングによる切断分割工程と異なり、かかる加工はセラミック基板1を切断するまでには至らず、セラミック基板1面に僅かな浅い溝を形成する加工である。従って、その加工による振動によって、セラミック基板1と導電性ボール2との固着部分に過大な応力が集中するおそれがない。またセラミック基板1を切断するまでに至る加工では、ダイシングブレード等の刃を使用するが、当該刃の磨耗が激しい。セラミック基板1は非常に硬い材料だからである。しかしながら、セラミック基板1面に僅かな浅い溝を形成する程度の加工では、そのような磨耗はそれ程激しくない。従って本発明のように電子部品の量産を考慮した場合、適切な分割用溝4形成法と言える。

【0021】

上記第13の工程において、回路素子3形成後に分割用溝4形成を実施する利点は、回路素子3形成位置如何によらず、その形成結果に応じて好適な位置への分割用溝4形成ができる点である。仮に回路素子3形成前にセラミック基板1へ溝形成がなされていれば、回路素子3形成工程負担が極めて大きくなる。位置ずれを起こしたままの回路素子3形成が許容されないためである。

【0022】

上記第1及び第2の製造法において、セラミック基板1への回路素子3形成面と、分割用溝4存在面が同一面であることが好ましい。上記第1の製造法では、回路素子3形成工程（第1の工程）において、分割用溝4との位置関係を目視等しながら確認できるためである。上記第2の製造法では、分割用溝4形成工程（第13の工程）において、回路素子3との位置関係を目視等しながら確認できるためである。また上記第1及び第2の製造法において、分割用溝4を開く方向に応力付与し、当該溝に沿って分割がなされた場合、当該溝を挟んで隣り合う導電性ボール2がおつかり合う心配もない利点もある。

【発明の効果】

【0023】

本発明により、セラミック基板と導電性ボールとの固着をした後に、かかるセラミック基板を適切に分割することができた。

【発明を実施するための最良の形態】

【0024】

(第1の製造法の実施形態)

上記第1の製造法に基づいた、本発明を実施するための最良の形態を以下に示す。

一方の面に予め分割用溝4が縦横に多数形成されるように成型され、焼結工程に供された、厚み0.5mmの大型のアルミナセラミック基板1を用意する。かかる分割用溝4に沿った分割後の最小単位の基板1が単一の電子部品外形となる。その溝を有する大型の基板1面に回路素子3等を形成していく過程を、図面を参照しながら以下に説明する。かかる図面では、前記最小単位の基板1について示している。

【0025】

まず、基板1の分割用溝4が形成されている面に対し、ガラスフリットを含むA g - P d系導電ペーストをスクリーン印刷し、その後焼成して、素子用の電極兼ランド7及び共通電極20兼ランド7を得る(図4(a))。次に共通電極20と電極7の双方に接触するように、酸化ルテニウムとガラスフリットを主成分とするメタルグレーズ系抵抗体ペーストをスクリーン印刷し、その後焼成して抵抗体13を得る(図4(b))。次に抵抗体13を覆うようにガラスペーストをスクリーン印刷し、その後焼成してガラス膜14を得る(図4(c))。次に電極7と共通電極20と抵抗体13で構成される抵抗素子の抵抗値を所望の値にするため、レーザ照射により抵抗体13にトリミング溝を形成して抵抗値を調整する工程を経る(図4(d))。このとき前記ガラス膜14は、抵抗体13全体の損傷を極力抑えるよう作用する。次にエポキシ樹脂系ペーストにて、抵抗素子全体を保護するため、保護膜としてのオーバーコート16をスクリーン印刷し、その後当該エポキシ樹脂ペーストを加熱硬化させる(図4(e))。オーバーコート16を配する際には、電極7及び共通電極20における必要なランド7部分を露出させる(図4(e))。以上で上記第1の工程が終了する。尚、図4に示した単一の電子部品の回路素子3構成は、図1に示す回路素子3構成とは異なり、電子部品全体でいわゆるネットワーク抵抗を構成するようになっている。

【0026】

次いで上記オーバーコート16の形成により得られるランド7上に高粘度のフラックス19を配置する(図5(a))。当該フラックス19には、千住金属工業株式会社製(商品名:デルタラックス529D-1)を用いた。また、前記配置方法は、ピン転写法とした。当該配置の際には、フラックス19をランド7領域内であって、それよりも狭い領域に存在させるよう留意した。

【0027】

上記ピン転写法に代えてスクリーン印刷法や、当該ピンに代えて導電性ボール2を用いるボール転写法、ディスペンサ法等を採用することができる。また上記フラックス19(商品名:デルタラックス529D-1)に代えて、当該フラックス19と同程度の粘度、粘着性を有するものを用いることができることは言うまでもない。

【0028】

次いで、市販のボール搭載装置により導電性ボール2を搭載し(図5(b))、ランド7と導電性ボール2とを固着する(図5(c))。かかる導電性ボール2は、表層が錫(いわゆる鉛フリー半田)であり、コアが銅からなるものである。またかかる固着の過程は、公知のリフロー工程による。以上で上記第2の工程が終了する。

【0029】

次に図1及び図2にその概要を示しているように、大型の基板1の導電性ボール2固着面に、導電性ボール2存在部に相当する部分が凹部6であり、それが導電性ボール2を四方及び上方から囲むよう収容し、当該凹部6の存在によって相対的に凸部となった部分がセラミック基板1面及び/又は回路素子3と接触する形状の硬質ゴム製の緩衝部材5をは

め込み、固定する。緩衝部材 5 は、図 2 に示すように基板 1 の端面に接触する部分を有している。これで当該緩衝部材 5 上面、即ち前記固定状態物の大型の基板 1 の平滑面とは逆側の平滑面を多少押圧しても、一つ又は少数の導電性ボール 2 へ応力が付与されることはなく、押圧した部分の周辺の導電性ボール 2 へ、その応力が分散することとなる。

【0030】

その状態で分割用溝 4 を開く方向への応力付与をした。かかる応力付与は、図 3 に示すように、ローラ 8 間に前記大型の基板 1 に緩衝部材 5 をはめ合せたワークを、ベルト 9 の上に載せた状態で通すことにより実現される。この場合、まず基板 1 面に形成された縦と横の分割用溝 4 の一方のみに沿って分割を実施し、それが完了した後に他方のみに沿って分割を実施する。前記縦と横の分割用溝 4 の両者に沿って同時に分割を実施することが困難と考えられるためである。以上で上記第 3 の工程が終了する。

【0031】

その結果、基板 1 と導電性ボール 2 との剥離が生じることはなかった。また当該剥離が生ずるに至らないまでも、基板 1 と導電性ボール 2 との固着力が脆弱化することもなかった。

【0032】

(第 2 の製造法の実施形態)

上記第 2 の製造法に基づいた、本発明を実施するための最良の形態を以下に示す。

分割溝が予め形成されていない基板 1 を用いること以外は、上記第 1 の製造法の実施形態における、第 1 の工程と同条件の工程及び第 2 の工程と同条件の工程を経る。以上で第 2 の製造法における第 1 1 及び第 1 2 の工程が終了する。

【0033】

その後、基板 1 の回路素子 3 形成面に分割用溝 4 を形成する。かかる形成は、ダイヤモンド粉末が表面に付着されたダイシングソーを用いたダイシングによる。かかるダイシングに要する工具及び設備は、市販のものを用いた。ダイシングによる分割用溝 4 形成は、基板 1 面を縦横に多数本の分割用溝 4 を形成するよう、且つ分割用溝 4 で囲われた一区画が一つの電子部品となるように、分割用溝 4 と回路素子 3 との位置関係を調整した。以上で第 2 の製造法における第 1 3 の工程が終了する。

【0034】

そして上記第 1 の製造法の実施形態における、第 3 の工程で用いた緩衝部材 5 をかかる実施形態と同様に使用して、分割工程を実施する。以上で第 2 の製造法における第 1 4 の工程が終了する。

【0035】

その結果、第 1 の製造法の実施形態と同様に、基板 1 と導電性ボール 2 との剥離が生じることはなかった。また当該剥離が生ずるに至らないまでも、基板 1 と導電性ボール 2 との固着力が脆弱化することもなかった。

【0036】

(他の実施形態)

上記第 1 及び第 2 の実施形態では、大型の基板 1 の回路素子 3 形成面のランド 7 に導電性ボール 2 を固着した。しかし、大型の基板 1 の回路素子 3 形成面とは逆側の面に当該導電性ボール 2 を固着してもよい。この場合、まず基板 1 は、表裏に亘り導通させるためのヴァイアホール等を設ける必要がある。また緩衝部材 5 は、導電性ボール 2 が固着された基板 1 面に配置させることを要する。

【0037】

上記第 1 及び第 2 の実施形態では、大型の基板 1 の回路素子 3 形成面に分割用溝 4 が存在するものである。しかし、大型の基板 1 の回路素子 3 形成面とは逆側の面に当該分割溝 4 を存在させてもよい。但し、通常分割用溝 4 を開く方向に分割がなされることを考慮すると、隣り合う単位電子部品に跨って回路素子 3 の一部が形成されている場合、当該一部の基板 1 からの剥離が生じるおそれが懸念される。従って大型の基板 1 の回路素子 3 形成面に分割用溝 4 が存在する形態がより好ましい形態であると考えられる。

【0038】

上記第1及び第2の実施形態では、ランド7と導電性ボール2との固着の際に、両者間に高粘度フラックス19のみを介在させている。しかし、例えば導電性ボール2が、その表面に半田が存在しない銅からなるものである場合等には、高粘度フラックス19に代えて又はそれと共にクリーム半田を介在させ、リフロー工程に供する等するのが好ましい。導電性ボール2表面の材質及びランド7の材質を考慮し、固着に適した条件を選択することができる。必要に応じてランド7表面に半田メッキを施し、ランド7表面の半田濡れ性を向上させることもできる。また半田を用いないで、導電性接着剤をランド7と導電性ボール2との固着用部材とすることもできる。

【0039】

上記第1及び第2の実施形態では、導電性ボール2の表層が錫である、いわゆる鉛フリー半田を用いているが、例えば鉛：錫＝95：5の重量比の鉛含有半田を用いることにより、鉛の有する粘性を活用してヒートサイクル特性の良好化を図ることもできる。また、環境調和性を考慮して鉛フリー半田を用いる場合には、上記実施形態のようにSn単体以外に、Sn-Bi系合金、Sn-In-Ag系合金、Sn-Bi-Zn系合金、Sn-Zn系合金、Sn-Ag-Bi系合金、Sn-Bi-Ag-Cu系合金、Sn-Ag-Cu系合金、Sn-Ag-In系合金、Sn-Ag-Cu-Sb系合金、Sn-Ag系合金、Sn-Cu系合金、Sn-Sb系合金を用いることができる。

【産業上の利用可能性】

【0040】

本発明は、セラミック基板面に回路素子が形成され、導電性ボールを電子部品端子とする電子部品関連産業における利用可能性がある。

【図面の簡単な説明】

【0041】

【図1】本発明に係る、回路素子及び導電性ボールが形成・配置された大型の基板面に、凹部を導電性ボール位置に合うように、緩衝部材をはめ合わせた様子の概要の一例を示す斜視図である。

【図2】本発明に係る、回路素子及び導電性ボールが形成・配置された大型の基板と、緩衝部材とをはめ合わせた状態の概要の一例を示す一部省略断面図である。

【図3】大型の基板をベルトの上に載せ、ローラの間を通すことによって、当該大型の基板を撓ませるよう応力付与する様子を示す図である。

【図4】本発明の実施形態の一例としての、単一の電子部品の回路構成を形成していく様子を順を追って示す図である。

【図5】本発明の実施形態の一例としての、導電性ボールを基板のランド上に固着する様子を順を追って示す図である。

【符号の説明】


【0042】

- 1 基板
- 2 導電性ボール
- 3 回路素子
- 4 分割用溝
- 5 緩衝部材
- 6 凹部
- 7 ランド、電極
- 8 ローラ
- 9 ベルト
- 13 抵抗体
- 14 ガラス膜
- 16 オーバーコート
- 19 フラックス


2 0 . 共通電極

【書類名】 図面


【図 1】




【図 2】




【図 3】



【図 4】



【図 5】



【書類名】 要約書**【要約】**

【課題】 セラミック基板 1 面に回路素子 3 が形成され、導電性ボール 2 を電子部品端子とする電子部品の製造法において、セラミック基板 1 と導電性ボール 2 との固着をした後に、かかるセラミック基板 1 を適切に分割する。

【解決手段】 表面に縦横に設けられた分割用溝 4 を有する大型のセラミック基板 1 面に回路素子 3 を形成する第 1 の工程と、当該回路素子 3 の端子部に導電性ボール 2 を固着させる第 2 の工程と、前記分割用溝 4 を開くように基板 1 に応力付与することで上記基板 1 を分割する第 3 の工程を有し、第 1 ～第 3 の工程をこの順に実施し、第 3 の工程における応力付与が、多数の導電性ボール 2 に対し実質的に均等に付与されるか、又は導電性ボール 2 に応力付与がされないこととする。

【選択図】 図 1

認定・付加情報

特許出願の番号	特願 2 0 0 3 - 3 0 5 7 3 5
受付番号	5 0 3 0 1 4 3 0 9 1 6
書類名	特許願
担当官	第七担当上席 0 0 9 6
作成日	平成 1 5 年 9 月 1 日

< 認定情報・付加情報 >

【提出日】	平成15年 8月29日
-------	-------------

特願 2003-305735

出願人履歴情報

識別番号

[500157837]

1. 変更年月日 2000年 4月 5日
[変更理由] 新規登録
住 所 長野県上伊那郡箕輪町大字中箕輪 14016番地 30
氏 名 ケイテックデバイス株式会社
2. 変更年月日 2004年 9月 6日
[変更理由] 名称変更
住 所 長野県上伊那郡箕輪町大字中箕輪 14016番地 30
氏 名 箕輪興亜株式会社

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☒ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.